中国电信｜抗量子密码芯片研究员

1、 负责RISC-V处理器内核（RV32/RV64）功能定义、指令集扩展、流水线设计、异常/中断及CSR控制，并完成处理器子系统、总线（AXI/AHB/APB）、片上存储、外设控制器及时钟/复位/功耗管理模块的整体逻辑设计； 2、面向后量子密码场景，设计RISC-V安全指令扩展、加密加速单元及密码引擎接口，实现处理器与密码硬件的深度融合； 3、搭建处理器/SoC验证环境，完成模块级与系统级功能验证；负责RTL时序优化、关键路径修复及性能/面积权衡，支持时序收敛； 4、配合编译器、固件团队完成指令集、扩展指令及安全模块的工具链适配与驱动开发，支撑芯片软件启动与功能验证。

1、博士研究生学历，并取得相应学位，微电子、集成电路、计算机、电子信息等相关专业优先； 2、具有芯片设计基础与RTL开发能力, 具备处理器架构、数字IC前端及SoC设计基础知识；精通Verilog/SystemVerilog，有处理器/SoC模块的RTL开发、调试及优化经验优先； 3、具备RISC-V架构与微架构设计能力：精通RISC-V指令集架构（RV32/RV64），深入理解流水线、Cache、MMU、异常中断及总线协议等关键功能设计； 4、具有SoC系统集成与优化经验优先：掌握RISC-V SoC系统集成，包括处理器子系统、AXI/AHB总线、片上存储及外设接口设计； 熟悉功能验证、时序分析及性能/面积优化方法； 5、诚实守信、作风踏实严谨、责任心强，具备良好团队协作能力精神，学习能力强，善于解决复杂问题。