中国电子信息产业集团有限公司｜版图设计工程师（CPBU）

1.负责模拟芯片、功率芯片的整体版图布局、布线、版图拼接与物理实现工作，依据电路原理图、设计规范及工艺要求，完成高质量版图设计，满足芯片性能、面积及可靠性要求； 2.独立完成DRC、LVS、ERC等全套版图物理验证工作，精准排查、定位并修复验证过程中的各类违规问题，确保版图完全符合工艺规则与设计标准，保障设计合规闭环； 3.全程配合芯片流片全流程工作，跟进版图工艺适配、问题迭代优化，重点支撑电表、车规级、SiC功率核心芯片项目的研发落地与量产推进； 4.严格遵循模拟版图设计规范，完成器件匹配布局、电流密度优化、寄生参数优化、隔离防护、防静电及可靠性版图设计，保障芯片稳定性与良品率； 5.对接模拟设计工程师、工艺工程师，同步对接研发需求，配合完成版图评审、技术迭代及问题整改，规范整理、归档版图设计资料与验证文档。

1.全日制本科及以上学历，微电子、集成电路、电子信息、半导体等相关专业； 2.熟练使用Cadence Virtuoso版图设计工具，掌握基础半导体工艺流程、芯片制造原理，熟悉模拟、功率芯片版图设计流程； 3.精通模拟版图核心设计要点，掌握器件匹配、对称布局、电流均分、Latch-up、ESD防护等可靠性设计规则，熟悉DRC/LVS/ERC验证流程及问题整改方法； 4.工作认真细心、踏实稳重、责任心强，具备良好的执行力和团队协作能力，能耐心处理版图细节问题，适配芯片研发迭代节奏； 5.有模拟版图、功率芯片版图设计项目经验，或了解车规、工业级芯片设计规范者优先。